返回首页 工作机会 行业动态 企业展台 最后更新 高级搜索 我要投稿 退出登陆 联系我们
表贴工艺 表贴设备 表贴质量 管理知识 表贴软件 PCB 无铅制程 COB邦定 波峰焊 静电防护 相关标准 工作机会 行业动态
当前在线: 1
表面贴装工艺
表面贴装设备
表贴PCB知识
表面贴装质量
表贴管理知识
表面贴装软件
表贴静电防护
表贴行业动态
波峰焊接技术
COB邦定相关
无铅制程专栏
企业会员介绍
相关行业标准
招聘信息公告

SMT之家论文中心 / COB邦定相关 / 后端工序:芯片黏着 Die Attach
后端工序:芯片黏着 Die Attach
2003-12-21    Beat Mueller       点击: 15284
后端工序:芯片黏着 Die Attach

  在过去,大多数集成电路(IC)封装使用引线接合(wirebonding)作为芯片与导线架(leadframe)之间的内连技术。典型地,几个重型引线接合用作电源应用,为较高的电流提供适当的连接(图一)。这些重型引线接合已经越来越多的被线夹(clip)(桥)技术所取代,因此所有的重型引线都被一个将导线架连接到线夹源的夹子所代替。

Fig.1

Fig.2  随着新的内连(interconnect)技术的引进,许多公司已经开始用倒装晶片(flip chip)的内连技术而不是用引线接合连接在金属导线架上生产元件。图二显示一个为所有输入/输出(I/O)使用倒装晶片内连技术的SO-6封装。每一个I/O都有一个锡球,并且直接黏结到适当的导线框(leadframe)上。图三显示一个微型导线框封装(MLP, micro leadframe package)设计(也叫做无引线塑料晶片载体[LPCC, leadless plastic chip carrier]、无引线方形扁平封装[QFN, quad flatpack no leads]、微型导线框[MLF, micro leadframe])。这样一个设计为所有引线连接和散热要求使用了锡球;另外,这些锡球通过中间金属焊盘(pad)维持接地板(ground plate)的电气特性。

Fig.3  图二和图三中的草图只是对各种在金属导线架上潜在的倒装晶片封装解决方案的简单映象。考虑中的其它设计是要将倒装晶片的内连技术与线夹/桥附着技术相结合,进一步改善性能驱动(performance-driven)应用的电气与热特性。线夹/桥附着(clip/bridge attach)技术是几年前引入的,以一个简单的金属夹取代几个重型引线接合。

技术优势
  对于小外形(SO, small-outline)元件的倒装晶片封装设计的优点是以电气和热性能的形成表现的。在热性能方面,当与一个引线接合的元件比较时散热好得多,这是由于大的横截面和通过锡球所提供的良好导热性(图四)。热量直接从芯片的有源边通过金属导线传导到印刷电路板(PCB, printed circuit board)上面。也有通过芯片(die)的背面向塑料封装的散热。这对于相同的封装尺寸和设计允许更高的电流。

  当引线接合被锡球代替时,电气性能也有提高,因为锡球具有较低的电阻,并可以运载更高的电流。这对于使用在便携式和电池驱动的设备中的芯片特别重要,这里封装需要小型和消耗更少的电力。倒装晶片连接的元件当以较高的频率运行时比其对应的引线接合的元件具有优势。这对于今天通信与数据处理元件的不断增加的开关速度尤其重要。

价格优势
  使用倒装晶片技术可以使工程师能够将较大的芯片包装到与传统的引线接合封装相同的封装面积中(图五)。那么,在导线框上引线接合(wirebond)和在晶片周围渗出的树脂所要求的空间,可以用于较大的芯片尺寸。这为封装设计者提供了几个机会,比如在相同的元件内增加更多的功能而不需要改变封装的类型或尺寸。这就变成两种方式的成本节约:相同的封装有更多的功能,并且使用相同封装意味着没有变化和在PCB面上相同的表面面积。

  也有可能把元件从一个大的封装移到一个较小和较便宜的封装 - 例如,从小外形集成电路(SOIC small outline integrated circuit)到小外形晶体管(SOT, small-outline transistor)。这节约封装成本,并且提供减少在PCB上所要求的占用面积(footprint)的可能性。另外,机器概念是灵活的,还可用于传统的树脂(epoxy)芯片附着工艺。

倒装晶片连接技术
  工业为倒装晶片使用各种内连技术。一些使用锡球或锡膏(paste),而另外一些使用导电性树脂(conductive epoxy),来将晶片的接合焊盘(bond pad)连接到金属导线架。图六给出了用于倒装晶片(flip chip)的几种内连设计的概要图,包括共晶(eutectic)锡球、高熔点锡球与低熔点锡膏、没有锡块(bump)的导电性树脂、用导电性树脂的锡块、和用导电性树脂的柱形锡块(stud bump)。

Fig.6
请点击放大

  所有这些方法具有一个共同的东西:处理设备需要具有分配非常小和数量准确的助焊剂、锡膏或导电性树脂胶(视工艺而定)的能力,来达到一个可靠的结果和高的合格率。

倒装晶片的芯片附着
  对于一个具竞争性的在金属导线框上的倒装晶片工艺,关键问题是:集成化的芯片附着设备(包括锡膏施用和回流焊接[reflow]炉)、高产量(UPH, units per hour)(以减少每个生产元件的成本)、和一个小的占地面积(footprint)(通过为导线架特殊设计的集成回流炉来实现)。

Fig.7
请点击放大

  一个完全集成化的芯片附着与回流焊接平台(图七)在线(in-line)完成下列工艺步骤,在单个步骤中没有人工处理或干预。

  • 从堆栈(stack)上载(upload)导线架
  • 分配小的锡膏点
  • 芯片拾取、翻转和附着
  • 在线回流
  • 将导线架上载到料斗(magazine)

Fig.8

锡膏分配(Solder Paste Dispense)
  由于小的锡块间距(pitch),必须在导线架上分配很小的锡膏点。点的直径应该非常小,形状严密控制和具有可重复性(图八)。由于已经将模板(stencil)印刷集成到芯片附着平台(die attach platform),在芯片附着之前没有必要一个模板印刷的步骤,因此这可以减少对整个倒装晶片线的总体投资(图九)。也可以将锡膏施用到比导线架表面较低的接合焊盘(bond pad)之上。

Fig.9
请点击放大

  现有的专用体积分配系统不得不进行了改造,现在能够在芯片附着之前立即施用锡膏到导线架,甚至可用于小锡块间距。重要的是使用具有合适品质和一致性的适当的锡膏,来达到最近的结果(图十)。

Fig.10

倒装晶片的芯片附着
  倒装晶片的芯片附着模块(module)是一个正常芯片附着的改进接合头(bond head),带有一个集成的芯片翻转单元。该模块允许从圆片(wafer)拾取芯片(die)、将芯片翻转面朝下和将其附着在导线框上,没有任何产出的损失。它也轻柔地处理晶片,因此不至于损伤芯片表面、边缘或锡块(bump)。

集成在线回流炉
  为了避免在回流工艺之前的附着芯片的任何位移,必须保持芯片附着和封装回流之间的处理最少。今天,接合好的基板经常放入一个料斗(magazine),然后手工转移到分批处理的炉子。基板还在一个长的在线轨道上移动到一个水平回流炉。这个集成系统将一个在线回流炉直接安装在芯片贴装机上,其使用使得对基板的处理减少到绝对的最少。

高产出
  使用一个集成了翻转机构的、独一无二的接合头(bond head),对于大多数倒装晶片在金属导线架上的应用,到达2500~3000的UPH是可能的。这是非常重要的,因为SO封装主要用于低成本元件,这里每个芯片附着的成本是重要的,并对最后总的封装价格有主要影响。

  BEAT MUELLER, product manager for flip chip die bonding, can be contacted at Alphasem AG, Andhauserstrasse 64, CH-8572 Berg, Switzerland; +41-71-637 63 63; Fax: +41-71-637 63 64; E-mail: mueller.b@alphasem.com.

责任编辑: skylee
发表评论 查看评论 加入收藏 Email给朋友 打印本文
给该文章评分
1 2 3 4 5 6 7 8 9 10
平均得分 6.69, 共 48 人评分
1 2 3 4 5 6 7 8 9 10
声明: 本站的内容仅供网友个人学习和研究用。若其真正的版权拥有者发现本站部分内容有伤害到您,或您公司的利益,有侵犯其版权之嫌的,请来信告知,我马上删除这些内容。任何涉及商业赢利目的时不能使用!否则产生的一切后果将由您自己承担。如您发现链接错误或其它问题,请及时反馈给我
Copyright © SMT之家论文中心沪公网安备 31011502005504号, 沪ICP备05001058号-1